 |
|
| Im Labor für Integrierte Schaltungstechnik werden Techniken des Entwurfs von hochintegrierten Ein-Chip-Systemen (SoC: Systems-on-Chip) und der Implementierung auf ASICs (ApplikationsSpezifische ICs) oder FPGAs (Field-Programmable Gate Arrays) vermittelt und im Rahmen von Projekt- und Abschlussarbeiten (siehe Beispiel CIS-Chip) sowie zur Durchführung von Forschungsprojekten eingesetzt:
- Beschreibung von Systemen mit HDLs (Hardware Description Language, z.B. VHDL)
- Systemintegration und Verifikation des Systems mit Hilfe von Testbenches und Simulation
- Integration von IP-Blöcken (IP = Intellectual Property; z.B. Rechnerkerne, Speicher, Busschnittstellen, etc.)
- Abbildung des Systems auf Zieltechnologien (z.B. FPGA, ASIC-Standardzellen) mit Hilfe von Logiksynthesewerkzeugen
- Rapid Prototyping mit Hilfe von FPGAs
- Prüfgerechter Entwurf und Vorbereitung des Produktionstests
- Physikalischer Entwurf von ASICs (Layout: Floorplanning, Place & Route, Layoutverifikation) und FPGAs
- Timinganalyse unter Berücksichtigung der physikalischen Realisierung für ASICs und FPGAs
- Fertigungsmöglichkeit von AISC-Prototypen bei europäischen IC-Herstellern
- Evaluation von Prototypen ICs
|
| Ausstattung | Software | Vollständige Mentor / Synopsys CAE-Software für IC Design, u.a.:
HDL Designer, Modelsim, Precision
Synopsys
IC Station, Calibre
u.v.m.
|
| Hardware | SUN Fire V240 / Solaris 2.9
SunRay Thin Clients
PCs / Windows XP
HP LogicAnalyzer / Patterngenerator | Ansprechpartner
| Prof. Dr.-Ing. F. Kesel
| Dipl.-Ing.(FH) M. Gaiser
| Links
| MPC-Gruppe
| EUROPRACTICE
|
|