Thema: VHDL-Modellierung eines Bussystems für einen DLX-Prozessor (WS 2010; Malkowsky/Mural)
Betreuer: Prof. Dr.-Ing. Frank Kesel
Vorkenntnisse: VHDL, Rechnerarchitekturen
Für Semester: 6-7
Anzahl Studierende: 2
Abgeschlossen im Jahr: 2011
Beschreibung:
Im Rahmen einer früheren Projektarbeit wurde ein VHDL-Modell eines DLX-Prozessors entwickelt. Dieses Modell soll nun um ein Bussystem erweitert werden.