Labor Hardwarebeschreibungssprachen

Veranstaltung: 3. Semester ET/IT
3. Semester TI
Raum: G2.4.04
Telefon:
Betreuer: Prof. Dr.-Ing. Frank Kesel
Dipl.-Ing. (FH) Manuel Gaiser
Dipl.-Ing. (FH) Peter Bitterlich

  Im Labor besteht Anwesenheitspflicht. Bei unentschuldigtem Fehlen verfällt der Laborplatz.

Eine gründliche Vorbereitung ist zwingend erforderlich. Voraussetzung für die Teilnahme an den Laborterminen ist die vollständige Bearbeitung der jeweiligen Vorbereitungsaufgaben.

Der Laborschein wird nach erfolgreicher Bearbeitung aller Versuche erteilt.

Alles weitere finden Sie im E-Learning der Hochschule unter:

Lehrangebot der Fakultät Technik BET | Bachelor Elektrotechnik VHDL

Stand: 04.10.2013

Ausstattung: Laborumgebung
Versuche: Inhalte
Organisatorisches: Labortermine
Download: XC95000XL
Family Datenblatt
XC95288XL
Datenblatt
VHDL Quick Reference Card